

第四章 触发器

主要内容

- 一、触发器的基本形式
- 二、触发器功能的描述方法
- 三、时钟控制的触发器
- 四、集成边沿触发器概述
- 五、触发器的应用举例

一、 触发器概述与基本形式


组合电路：输出只与当前的输入有关。

时序电路：输出不仅与当前的输入有关，而且与过去的状态有关。

过去的状态是如何保存的？


1、时序电路结构

触发器是时序电路的核心



2、触发器的定义

触发器 (Flip-Flop)： 具有记忆功能的双稳态电路。



触发器**输入Y**又称为激励



触发器**输出Q**称为状态

一、触发器的基本形式

基本RS触发器

基本RS触发器：基本结构


两个输出端



两个输入端

反馈

基本RS触发器：状态分析



$R_D S_D = \mathbf{01}$ 时 $Q = 0$ $\bar{Q} = 1$

$R_D S_D = \mathbf{10}$ 时 $Q = 1$ $\bar{Q} = 0$

$R_D S_D = \mathbf{11}$ 时

输出保持原状态

$R_D S_D = \mathbf{00}$ 时 $Q = 1$ $\bar{Q} = 1$

但当 $R_D S_D = 00$ 同时变为 11 时，翻转快的门输出变为 0，另一个不得翻转。

基本触发器的状态功能表

R_D	S_D	Q	$\bar{Q}$
1	1	保持原状态	
0	1	0	1
1	0	1	0
0	0	1	1
		但两输入同时变 1 后， 输出不确定	

相关术语:

当输入信号变化时，触发器可以从一个稳定状态转换到另一个稳定状态。

把输入信号作用前的触发器状态称为现在状态(简称现态)，用 Q^n 和 $\bar{Q}^n$ (或 Q 、 $\bar{Q}$)表示；

把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用 Q^{n+1} 和 $\bar{Q}^{n+1}$ 表示。


基本RS触发器： 学习小结

1. 可用 Q 的值表示触发器的状态。 $Q = 0$ ，称触发器处于 **0 状态**， $Q = 1$ ，为 **1 状态**。
2. 输入信号作用前的状态称**现态**，用 Q^n 或 Q 表示，输入作用后触发器的新状态称**次态**，用 Q^{n+1} 表示。

基本RS触发器：学习小结

3. S_D 端加入负脉冲可使 $Q = 1$ ，称为“置位”或“置1”端； R_D 端加入负脉冲，使 $Q = 0$ ， R_D 称为“复位”或“清0”端。
4. $R_D S_D = 00$ 时，两个输出均为稳定的1状态，但两个输出不是非的关系了；另外，如果出现输入从00同时变11，输出则不确定。为了避免这个情况，要加 $R_D + S_D = 1$ 的输入约束条件。

二、触发器功能的描述方法 (以基本RS触发器为例)




描述方法1: 状态转移真值表 (状态表)

用真值表的形式画出电路输入、现态与电路输出、次态之间的逻辑关系。

基本RS触发器的状态表是:

R_D	S_D	Q^n	Q^{n+1}
0	0	0	×
0	0	1	×
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1



R_D	S_D	Q^{n+1}
0	0	×
0	1	0
1	0	1
1	1	Q^n

等效
降维

描述方法2: 次态卡诺图与特征方程

也可根据状态表画出电路输出、次态之卡诺图；写出函数表达式，就是**特征方程（状态方程）**。

基本RS触发器的卡诺图和特征方程是：

$R_D S_D$					
Q		00	01	11	10
	0	×	0	0	1
	1	×	0	1	1


Q^{n+1}

$$\begin{cases} Q^{n+1} = \overline{S_D} + R_D Q^n \\ S_D + R_D = 1 \end{cases}$$

描述方法3: 状态转移图 (状态图)

用图表示状态转移规律，也就是现态到次态变化时对输入的要求。

基本RS触发器的状态图:



$Q^n \rightarrow Q^{n+1}$		R_D	S_D
0	0	$\times$	1
0	1	1	0
1	0	0	1
1	1	1	$\times$

描述方法4: 激励表

用激励表表示现态到次态变化时对输入的要求。

基本RS触发器激励表:


R_D	S_D	Q^n	Q^{n+1}
0	0	0	×
0	0	1	×
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1





$Q^n \rightarrow Q^{n+1}$		R_D	S_D
0	0	×	1
0	1	1	0
1	0	0	1
1	1	1	×

描述方法5: 波形图


反映触发器状态在输入激励下随时间变化的规律。



逻辑符号




问题1：用或非门构成的基本RS触发器如图所示。其真值表和逻辑符号如何表示？





逻辑电路

R_D	S_D	Q^{n+1}	$\overline{Q}^{n+1}$	功能
0	0	Q	$\overline{Q}$	保持（记忆）
0	1	1	0	置1(set)
1	0	0	1	清0 (Rset)
1	1	0	0	不允许



逻辑符号

问题2：两个基本RS触发器逻辑符号如图所示。它们的区别是什么？



三、时钟控制的触发器

钟控触发器的分类

按触发引导电路的不同，触发器又分成以下不同种类：

钟控**RS**触发器

钟控**D**触发器


钟控**JK**触发器

钟控**T (T')**触发器


1. 钟控RS触发器

基本RS触发器特征方程

基本RS
触发器



如何理
解逻辑
符号?




$$\begin{cases} Q^{n+1} = \bar{S}_1 + R_1 Q \\ S_1 + R_1 = 1 \end{cases}$$

为什么要引入钟控信号 CLK ?

数字系统中，为了协调各触发器的工作状态，引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。同步信号也叫做时钟信号，用 $CLOCK$ 表示，一般简写成 CLK 。

$CP=0$ 时


当 $CP=0$ 时,
 $R_D=1$ $S_D=1$,
触发器为保持状态




触发器保持原态

$CP=1$ 时

当 $CP=1$ 时,
 $R_D = \overline{R}$ $S_D = \overline{S}$,
触发器随输入改变



输出随输入改变



$$R_D = \overline{R \cdot CP}$$

$$S_D = \overline{S \cdot CP}$$

当 $CP=1$ $R_D = \overline{R}$
 $S_D = \overline{S}$

↓ 代入

$$\begin{cases} Q^{n+1} = \overline{S}_D + R_D Q^n \\ S_D + R_D = 1 \quad (\text{约束条件}) \end{cases}$$

钟控RS触发器的特征方程为：

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \quad (\text{约束条件}) \end{cases}$$

其中 $RS=0$ 表示 R 与 S 不能同时为 1。

基本RS触发器特征方程：


$$\begin{cases} Q^{n+1} = \overline{S}_D + R_D Q^n \\ S_D + R_D = 1 \quad (\text{约束条件}) \end{cases}$$

钟控RS触发器的功能表

CP	R	S	Q	$\overline{Q}$
0	×	×	保持	
1	0	0	保持	
1	0	1	1	0
1	1	0	0	1
1	1	1	不确定	

CP = 1时的状态表、状态图和特征方程


R	S	Q^{n+1}
0	0	Q^n
0	1	1
1	0	0
1	1	$\times$




$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ SR = 0 \quad (\text{约束条件}) \end{cases}$$

其中 $RS=0$ 表示 R 与 S 不能同时为 1。


在实际应用中，有时需要在不受 CLK 控制的情况下把触发器置成指定的状态，为此，触发器电路还设置有异步置1输入端 S_D 和异步清0（即复位）输入端 R_D ，如图所示。



2. 钟控D触发器



逻辑符号




输入端

$CP=0$ 时

$$S_D = \overline{D \cdot CP} = 1$$

$$\begin{aligned} R_D &= \overline{S_D \cdot CP} \\ &= \overline{\overline{D} \cdot CP} = 1 \end{aligned}$$

$$\begin{aligned} Q^{n+1} &= \overline{S_D} + R_D Q^n \\ &= Q^n \end{aligned}$$



输出保持原态

$CP=1$ 时


$$S_D = \overline{D \cdot CP} = \overline{D}$$

$$R_D = \overline{S_D \cdot CP} = \overline{\overline{D} \cdot CP} = D$$




$$Q^{n+1} = \overline{S}_D + R_D Q^n$$

$$Q^{n+1} = D$$



D触发器


状态（转移）图




CP = 1 时状态表:

D	Q^{n+1}
0	0
1	1


波形图



3. 钟控T触发器



逻辑符号



$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

$$J = K = T$$

$CP = 1$ 时

$$Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n = T \oplus Q^n$$


功能分析:

CP = 0 时

触发器状态保持

CP = 1 时

$$Q^{n+1} = T \oplus Q^n$$



状态图

T	Q^{n+1}
0	Q^n
1	$\overline{Q^n}$

状态表

钟控T'触发器

对钟控T触发器，如令 $T = 1$ ，就是钟控T'触发器了。


CP = 1 时

$$Q^{n+1} = \overline{Q^n}$$

T'触发器实现状态连续翻转。

4. 钟控JK触发器

逻辑符号




$$S_D = \overline{J \cdot \overline{Q}}$$

$$R_D = \overline{K \cdot Q}$$

$$Q^{n+1} = \overline{S}_D + R_D Q^n$$

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$



功能分析:


CP = 0 时 触发器状态保持

$$\text{CP} = 1 \text{ 时 } Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

状态表


J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\overline{Q}^n$

状态图



四、主从触发器和边沿触发器

1. 电平钟控触发器存在的空翻现象



空翻：把在一个CLK脉冲周期内触发器两次或更多次翻转的现象称为空翻。

钟控JK触发器，当 $J=K=1$ 时

$$Q^{n+1} = J\bar{Q} + \bar{K}Q = \bar{Q}$$

空翻现象的发生使时钟的控制失效，这样就达不到同步的目的！

同步就要求每来一个CLK脉冲，触发器仅翻转一次，这样就要求：（1）输入信号在时钟有效期间不能改变；（2）要求时钟的有效宽度要足够的小。


这样的要求实际很难满足！

电平控制类触发器

存在的问题:

1. 希望状态的每次翻转都由CP控制，正脉冲不能太长，否则触发器将产生空翻现象（ $CP=1$ 期间，输出状态翻转若干次）。
2. 为了解决空翻现象，可以采用边沿触发的触发器。


2. 主从触发器（了解）



(1) $CLK=1$ 期间，主触发器打开，接收输入信号，从触发器的时钟为低电平，保持不变；


(2) CLK 从1变到0的瞬间，主触发器接收1变到0前一瞬间的输入信号被保存；

(3) $CLK=0$ 期间，主触发器保持，从触发器的输出为1变到0前一瞬间的输入信号。



$$Q^{n+1} = D$$


主从D触发器变成下降沿触发的边沿触发器。



C1输入处的三角表明了边沿触发特性，称为动态输入标志，C1输入端加有小圈时，表示下降沿有效，否则表示上升沿有效。

问题：

主从D触发器变成上升沿触发的边沿触发器，应该如何改动电路。



3.集成边沿触发器概述

边沿触发方式的特点是：

- 触发器状态只在时钟跳转时翻转；
- 在 $CP=1$ 或 $CP=0$ 期间，输入端的任何变化都不影响输出。


如果翻转只发生在上升沿时称“上升沿触发”的触发器；如果翻转只发生在下降沿称“下降沿触发”的触发器。

边沿触发器的工作原理简介


(以上升沿触发的D触发器为例)

设原态 $Q=0$
并设 $D=1$

**$CP=0$ 期间，
c、d被锁，
输出为1。**




$c=1$ 、 $d=1$
反馈到a、
b的输入，
a、b输出
为0、1。




CP 正沿到达时 c 、 d 开启，使 $c=1$ ， $d=0$ 。

Q 翻转为1



CP 正沿过后， $d=0$ 将 c 封锁，并使 $b=1$ ，维持 $d=0$ 。


因此以后
 $CP=1$ 期间
 D 的变化不影响
输出。



上升沿触发的D触发器功能表

CP	D	Q_{n+1}
0	$\times$	Q_n
1	$\times$	Q_n
$\uparrow$	0	0
$\uparrow$	1	1

正沿触发




上升沿触发的集成D触发器

从上表: $CP = \uparrow$ 时,

$$Q^{n+1} = D$$


$CP =$ 其他时,

$$Q^{n+1} = Q^n$$




逻辑符号的意义

边沿
触发





下降沿触发




上升沿触发

4. 边沿JK触发器



$$Q^{n+1} = D = J\bar{Q} + \bar{K}Q$$




下降沿触发的集成JK触发器

同理：CP = ↓时，

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$


CP = 其他时，

$$Q^{n+1} = Q^n$$




5. 触发器的逻辑符号及时序图


1. 触发器的逻辑符号



基本RS触发器



钟控RS触发器





钟控D触发器

注意1，异步置1和清0端具有最高优先权，触发器正常工作时，其异步置1和清0端都应加无效电平。

注意2，为了与国际流行软件相适应，后续触发器逻辑符号中C1直接标注时钟CLK、而受时钟CLK控制的R、S、D、J、K等输入端的1省略。

逻辑符号



问题：总结出基本、钟控、主从和边沿触发器动作特点？

类型	动作特点
基本触发器	随时
钟控触发器	有效电平
主从触发器	有效边沿
边沿触发器	有效边沿

总结



1. 以后应用中如不指明，均是边沿触发器。
2. 边沿触发抗干扰能力强，且不存在空翻，应用广泛。

五、触发器的运用：

1. 不同触发器逻辑功能的替代 触发器应用举例


1. 触发器逻辑功能的替代

(1) JK转换成D触发器

由于 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

而 $Q^{n+1} = D = D\overline{Q}^n + DQ^n$

令 $J = D \quad K = \overline{D}$




1. 触发器逻辑功能的转换

(2) JK转换成T触发器

由于 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$

而 $Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$

令 $J = K = T$




1. 触发器逻辑功能的转换

(3) D转换成T'触发器

由于 $Q^{n+1} = D$

而 $Q^{n+1} = \overline{Q^n}$

令 $D = \overline{Q^n}$




五、触发器的运用：

2. 根据电路画时序图



2. 时序图

时序图的画法一般按以下步骤进行：


- ① 以CLK和触发器动作特点为基准，确定同步变化时刻（或时段）；
- ② 按时间顺序，当触发器能够改变状态时，根据触发器的状态方程或状态转移真值表确定其次态；
- ③ 如有异步清0、置1端，画波形时要注意其是否有效，一旦有效，立刻改变触发器状态，直至异步控制端无效。



DFF的时序波形:



例1：如图所示的电路中触发器都为边沿触发器，FF1为JK触发器，FF2为D触发器，初始状态均为0，试画出在CLK的作用下Q1、Q2的波形。



解：JK触发器改变在CLK下降沿，次态方程为


$$J = \bar{Q}_2 \quad K = 1 \quad Q_1^{n+1} = J\bar{Q}_1 + \bar{K}Q_1 = \bar{Q}_2\bar{Q}_1$$

D触发器改变在CLK上升沿，次态方程为

$$D = Q_1 \quad Q_2^{n+1} = D = Q_1$$


$$Q_1^{n+1} = J\overline{Q_1} + \overline{K}Q_1 = \overline{Q_2}\overline{Q_1}$$

$$Q_2^{n+1} = D = Q_1$$




【例 2】 边沿JK触发器和D触发器分别如图 (a)、 (b)所示，其输入波形见图(c)，试分别画出 Q_1 、 Q_2 端的波形。


(设电路初态均为0)



(a)





(b)



Q_1

Q_2


(c)



分析:




$$Q_1^{n+1} = J\bar{Q}_1 + \bar{K}Q_1 = A\bar{Q}_1 + \bar{B}Q_1$$


$$Q_2^{n+1} = D = A \quad (\text{当 } B=0 \text{ 时, } Q_2^{n+1} = 0)$$



设电路初态均为0


【例 3】 TTL边沿触发器组成的电路分别如图(a)、(b)所示，其输入波形见图(c)，试分别画出 Q_1 、 Q_2 端的波形。（设电路初态均为0）






(a)

$$Q_1^{n+1} = D = \overline{A}Q_1$$





(b)

$$\begin{aligned} Q_2^{n+1} &= J\overline{Q}_2 + \overline{K}Q_2 \\ &= (A \oplus B) \cdot \overline{Q}_2 + (\overline{A \odot B})Q_2 \\ &= A \oplus B \end{aligned}$$




(c)


【例 4】 图5-27(a)是由两个JK触发器构成的单脉冲发生器，其输入 u_i 为时钟脉冲的连续序列，输出由人工按钮开关 S_1 控制，每按一次，输出一个脉冲。输出脉冲的宽度仅决定于输入时钟脉冲的周期。试画出输出端 u_o 的波形图。



将2个下降沿触发的DFF如图所示级联，试根据图中给定的Clock信号和输入信号 x ，画出 q 和 r 的时序波形。



Two flip flops




Timing for two flip flops

Note: The output of flip flop r is a replica of that of q , *delayed by one clock period*. The name of the **D** flip flop comes from **D**elay.


触发器的应用举例

【例5】 画出图中 Q_1 、 Q_2 的波形，两个触发器的初始状态均为0。



$$\downarrow Q_1^{n+1} = J\overline{Q_1} + \overline{K}Q_1 = \overline{Q_1} \cdot \overline{Q_2}$$

$$\uparrow Q_2^{n+1} = D = Q_1$$



**Q: 如何用边沿触发的DFF、TFF
及JKFF实现2分频电路?**


触发器的应用举例

例6 四人抢答电路。

四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。


电路的核心用74LS175四D触发器。其内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。

公用时钟




公用清零


74LS175管脚图



+5V

74LS175





若有一按钮被按下，
比如第一个钮。

此时其它按钮再
按下，由于没有
CP 不起作用。

本章完，谢谢大家！

第四章作业

P94

4-1, 4-3, 4-4, 4-7, 4-8